Details

Digital ASIC Design Tools Lab

Beschreibung

Zusammenfassung

Der digitale ASIC Design Flow wird genutzt, um eine Hardwarebeschreibung (z.B. eines Mirkoprozessor oder Teilen davon) in Form einer Hardwarebeschreibungssprache (z.B. VHDL, Verilog, SystemVerilog, SystemC) in einen Halbleiterchip umzusetzen. Dieser Prozess umfasst eine Vielzahl von komplexen Schritten, die im Kurs "Digital ASIC Design Tools Lab" an praktischen Beispielen erarbeitet werden. Der Fokus der Veranstaltung liegt dabei nicht auf den einzelnen Entwicklungsschritten, sondern wie diese zusammenarbeiten und den Entwicklungsprozess von der Hardwarebeschreibung hin zum Halbleiterchip implementieren.

Jeder Teilnehmer soll am Ende des Kurses einen Überblick über den Entwicklungsprozess eines digitalen ASICs haben. Dennoch ist der Kurs bewusst offen gestaltet, sodaß sich jeder Teilnehmer auch auf die Schritte konzentrieren kann, die ihn interessieren. Dies entspricht dem Arbeitsbild eines ASIC-Entwicklungsingenieurs, der sich auf einen oder mehrere Teilgebiete der ASIC-Entwicklung spezialisiert und Verantwortung für diesen Teilbereich übernimmt.

Es wird empfohlen, den Kurs "Digital ASIC Design Tools Lab" zu Beginn eines Master-Studiums oder im Bachelor-Studium für den Übergang vom Grund- ins Hauptstudium zu belegen, um die Orientierung in die Vertiefungsrichtungen zu ermöglichen und damit vertiefende Kurse in den weiterführenden Semestern belegt werden können. Der Kurs "Digital ASIC Design Tools Lab" bietet eine Einführung in die Vertiefung "Digitale Halbleiterentwicklung". Für die Anwendung der erworbenen Kenntnisse sollten weiterführenden Kurse in ein oder mehrere Teilgebiete des Entwicklungsprozesses belegt werden.

Die zu erledigenden Arbeiten im Kurs "Digital ASIC Design Tools Lab" orientieren sich an den praktischen Tätigkeiten eines ASIC-Entwicklers. Das bedeutet, daß die gesamte Arbeit an den Entwicklungswerkzeugen und am Rechner stattfindet. Die Labortätigkeit beginnt mit der Hardwarebeschreibung und endet mit dem Export der Daten für den Halbleiterhersteller (z.B. TSMC). Messungen am realen Objekt - dem Halbleiterchip - sind nicht Teil der Entwicklungstätigkeit des klassischen ASIC-Entwicklers.

Anmeldung und Einschreibefristen

Bitte melden Sie sich beim Kurs "Digital ASIC Design Tools Lab" per eMail an matthias.fertig@htwg-konstanz,de an. Die Anmeldefrist in den Kurs "Digital ASIC Design Tools Lab" endet für das Sommersemester am 15. April und für das Wintersemester am 15. November. Anmeldungen werden bis zum Ende der Anmeldefristen gesammelt. Sie erhalten dann eine Benachrichtigung per eMail, wann der Kurs stattfindet.

Veranstaltungsart

Laborveranstaltung für Bachelor- oder Master-Studiengänge mit praktischen Übungen zum digitalen Halbleiterentwurf [w3].

Teilnehmergrenze

10 Teilnehmer.

Lern-/Qualifikationsziele

Verständnis des digitalen ASIC Design Flow und Kenntnisse der verwendeten Werkzeuge für Synthese, Simulation, Timinganalyse, Layout etc.

Voraussetzungen für den Kurs

Grundkenntnisse in

  • Digitaltechnik
  • Elektrotechnik
  • Grundkenntnisse im Umgang mit dem Betriebssystem Linux/Unix

Kenntisse in Mikrorprozessorarchitektur [w3] sind von Vorteil.

Kurs ist Voraussetzung für ...

  • SystemVerilog for Design [w3]
  • SystemVerilog for Verification [w3]

Hinweis: Der Kurs kann auch mit anderen Veranstaltungen aus der digitalen oder analogen Halbleiterentwicklung kombiniert werden. Genauere Informationen erhalten Sie über die Modulhandbücher und den Beschreibungen der Kurse im EI-Portal o.ä.. Bei Fragen können Sie sich auch gerne direkt bei mir melden!

Inhalte

Praktische Beispiele des digitalen ASIC Designs.

  • Introduction to the Digital Design Flow
  • Introduction to the Digital ECO Flow
  • Static Timing Analysis of a Dual-Tone Multi-Frequency Reveiver (DMTF)
  • Synthesis of a Dual-Tone Multi-Frequency Reveiver (DMTF)
  • Power Profiling of a 10-bit CPU design at RTL level
  • Low-power implementation of a SiFive P670 RISC-V CPU core
  • 3D Integration of a two-die RISC-V design
  • RTL to GDSII implementation of a tiny Digital Signal Processor (DSP)

Organisation

Das WPF wird in Abstimmung mit der Fakultät als barrierefreie virtuelle Laborveranstaltung mit Präsenzpflicht (Hinweis: "Präsenz" ist nicht äquivalent zu "vor-Ort") angeboten. Die Prüfungsleistung wird während des Semesters erbracht. Eine Prüfung im Prüfungszeitraum ist für Veranstaltungen deshalb nicht vorgesehen.

Kurse können grundsätzlich mit und ohne Anrechnung auf das Studium, z.B. als fachliche Ergänzung, besucht werden.

Der Kurs kann grundsätzlich sowohl für das Bachelor- als auch für das Master-Studium angeboten werden. Die Leistungsstufe der Inhalte wird an den angestrebten Studienabschluss angepasst. Bitte klären Sie unbedingt vor Beginn des Kurses, ob der Kurs im Modulkatalog des Studiengangs gelistet ist oder gelistet werden kann und das Angebot mit der Studienprüfungsordnung Ihres Studiengangs vereinbar, der Kurs also anrechenbar, ist. Der Studiendekan Ihres Studiengangs berät Sie gerne!

Technische Voraussetzungen

Laptop oder Desktop mit Internetzugang, Windows oder Linux Betriebssystem und installiertem VPN Client. Sollte kein privates Endgerät zur Nutzung bereit stehen, so wird die Nutzung des Rechnerpools der Fakultät empfohlen. Die Nutzung eines privaten Endgeräts ist flexibler und wird deshalb ausdrücklich empfohlen.

Präsenzpflicht und Teilnahmeformen

Die Prüfungsleistungen wird in Laborveranstaltungen während des Semesters erbracht. Deshalb besteht für das WPF eine Präsenzpflicht. Präsenz schließt dabei ausdrücklich die Anwesenheit im virtuellen Raum ein.

Der gesamt Kurs kann und soll ohne Einschränkung online absolviert werden. Nach vorheriger Absprache und bei entsprechenden Vorkenntnissen kann die Veranstaltung auch als Selbstlernkurs absolviert werden. In diesem Fall sind Leistungen zu bestimmten Terminen zu erbringen und der Leistungsnachweis wird im Interview-Stil (i.S. einer über das Semester verteilten mündlichen Leistung) erbracht.

Anrechnung auf das Studium

Der Kurs kann grundsätzlich in einem Umfang von 4SWS oder 2SWS besucht werden. Bitte klären Sie unbedingt vor Beginn des Kurses, ob die von Ihnen gewünschte Anrechnungsart mit der Studienprüfungsordnung Ihres Studiengangs vereinbar, der Kurs also anrechenbar, ist. Der Studiendekan Ihres Studiengangs berät Sie gerne!

Veranstaltungstermine

In Absprache mit allen Teilnehmern werden Termine zu Beginn der Veranstaltung, vorzugsweise als Doppelblock, geplant. Weitere Informationen erhalten Sie in der Einführungsveranstaltung.

Bewertung und Note

Die Bewertung findet auf Basis der Teilnahme an den Laboren anhand den erbrachten Leistungen in den Interviews bzw. Kurzpräsentationen statt. Die Teilnahme kann mit Bestanden/Nicht-Bestanden oder mit Note bewertet werden. Bitte prüfen Sie die Studienprüfungsordnung Ihres Studiengangs und teilen die nötige Bewertung zu Veranstaltungsbeginn mit. Bei fehlender Rückmeldung wird grundsätzlich die Bewertung bestanden/nicht-bestanden vergeben. Eine nachträgliche Wandlung dieser Bewertung in eine Note ist nicht möglich.

Wird der Kurs ohne Anrechnung auf das Studium belegt, so findet keine Bewertung der Leistung statt.

Entwicklungswerkzeuge

Cadence Design Environment

Kurssprache

Deutsch oder Englisch, wenn ausschliesslich englischsprachige Teilnehmer.

Sprache Deutsch
Dozent Matthias Fertig
Fakultät EI
Technisch / Wirtschaftlich Technisch
Studiengänge Elektrische Systeme (EIM)
SWS 4
ECTS 6
Plätze 10
Semester WS 2025/26