| Beschreibung |
Lehrinhalt:
• Hierarchischer Systementwurf
• Zielarchitekturen für HW/SW-Systeme
• „System-On-Chip”-Entwurf
• Hardware-/Software-Partitionierung
• Interface- und Kommunikationssynthese
• Datenpfad- und Steuerpfadsynthese
• Ablaufplanungsalgorithmen
• Applikationsspezifische Coprozessoren
• Synthese von Soft-Core-Prozessoren Lernziele des Moduls:
Die Studierenden beherrschen Prinzipien und Methoden des gemeinsamen Entwurfes von Hardware- und Softwarekomponenten eines Systems, und erwerben ein Verständnis für den Zusammenhang zwischen Hardware und Software. Sie sind in der Lage, algorithmische Spezifikationen systematisch zu analysieren, und in Hardware- und Software-Partitionen für gegebene Systemarchitekturen aufzuteilen. Sie können Hardware-Partitionen in einer Hard-warebeschreibungssprache modellieren, und diese unter Anwendung computergestützten Entwurfes in einen applikationsspezifischen Coprozessor für eine Realisierung mit programmierbaren Logikbausteinen umsetzen. Sie sind mit dem „System-on-Chip“-Entwurf vertraut, und können solche Systeme unter Anwendung geeigneter Partitionierungs- und Synthesetechniken und unter dem Einsatz von Soft-Core-Prozessoren und IP-Modulen entwickeln. Literatur:
• Schoppa, I.: Vorlesungs- und Übungsunterlagen, HTWG Konstanz, 2014.
• ten Hagen, K.: Abstrakte Modellierung digitaler Schaltungen, Springer, 1995.
• Navabi, Z.: Embedded Core Design with FPGA, McGraw-Hill, 2007.
• Kilts, S.: Advanced FPGA Design: Architecture, Implementation and Optimization, Wiley, 2007. |
